AMD Zen 6 與 Zen 5 架構差異：EPYC 9006「Venice」和 9005「Turin」規格比較

Table of Contents

AMD 的 Zen 架構每換一代，伺服器用的 EPYC 和桌機用的 Ryzen 都會跟著換血；上一代 Zen 5 是 2024 年推出，這次輪到 Zen 6。

11 月 10 日，AMD 宣布第 6 代 EPYC SP7 處理器正式上市，代號「Venice」，這是第一批採用 Zen 6 架構的產品，各大伺服器廠的機器已經開始出貨。

這次 Zen 6 先從資料中心登場，我們來看看 Zen 6 與 Zen 5 架構差異到底在哪些地方。

EPYC 9006 和 9005 規格對照

先看平台層級的差異。第 5 代 EPYC（9005 系列，代號 Turin）在 2024 年 10 月上市，第 6 代 EPYC（9006 系列，代號 Venice）的 SP7 版本在 2026 年 11 月上市。

資料來源：AMD 第 5 代 EPYC 上市新聞稿、AMD 第 6 代 EPYC 上市新聞稿；Zen 6 的製程、記憶體速度與核心數依 Tom's Hardware 與 ServeTheHome 整理的 AMD 公開資料。

功耗標示方式也換了：AMD 在新聞稿中說明，從第 6 代 EPYC 開始改用「Default CPU Power」取代過去的 TDP 標示，所以兩代的功耗數字不是完全同一套定義。

AMD 的處理器是用多顆小晶片拼起來的，負責運算的晶片叫 CCD（Core Complex Die），負責記憶體和 I/O 的叫 IOD（I/O Die）。

依 Tom's Hardware 的整理，這次是從 Zen 3 以來第一次加大 CCD 的核心數：

Zen 6c 的變化最大：每核心 L3 從 2 MB 加倍到 4 MB，核心數也加倍，所以一顆 CCD 的 L3 總量變成 Zen 5c 的 4 倍。

一顆 Venice 處理器最多放 8 顆 CCD，換算下來就是 256 個 Zen 6c 核心，或 96 個 Zen 6 核心。

Venice 把原本的單一 IOD 拆成兩顆，放在晶片中間，兩側是 CCD。每顆 IOD 負責 8 個記憶體通道，加起來就是每顆處理器 16 通道。

AMD 公布的記憶體頻寬是每顆處理器最高 1.6 TB/s（MRDIMM），用一般 RDIMM 則是 1 TB/s，單顆最多可以接 8 TB 記憶體。

Tom's Hardware 形容 Zen 6 是延續 Zen 5 的設計，整體架構相同，再針對各部分加強。以下整理幾個主要改動：

FP16 是半精度浮點數，AI 運算很常用。Zen 5 的向量引擎遇到 FP16 要先轉換格式，Zen 6 可以直接處理，這也是 AMD 這次主打 AI 工作負載的原因之一。

Tom's Hardware 引述 AMD 的資料，Zen 6 在企業、雲端與 AI 工作負載的 IPC 平均比 Zen 5 高約 27%。

不過 Tom's Hardware 也提醒，這個數字是用固定時脈、16 核心的 Zen 6c 對比 Zen 5 得出，而且只針對資料中心工作負載，不適合直接套用到所有情境。AMD 11 月 10 日的上市新聞稿中則沒有列出 IPC 數字。

AMD 新聞稿中有幾項效能比較，都附有測試條件註腳：

媒體實測方面，Tom's Hardware 用兩顆 EPYC 9996 組成的 2P 系統（共 1,024 執行緒），在 SPEC CPU 2026 的 intrate 吞吐量測試中，比 2P EPYC 9965 系統（768 執行緒）高出 93%。

要注意這個比較同時包含架構進步和執行緒數增加，不等於單核心效能提升了 93%。

EPYC 是伺服器處理器，一般人不會買來組電腦，但有兩件事值得留意。

Zen 6 的 CCD 採用台積電 2 奈米製程（Tom's Hardware 指為 N2P），運算晶片由台積電生產，對關注台灣半導體的讀者來說是值得記下的一筆。

EPYC 和 Ryzen 用的是同一代 Zen 核心，這次公開的核心微架構改動（op cache、整數排程器、FP16 支援等），可以當作之後了解桌機 Zen 6 的參考；但 CCD 配置、時脈和快取容量會依產品線不同，不能直接套用。

消費級 Zen 6 的上市時間與規格，AMD 在這次新聞稿中沒有說明，有興趣的讀者可以留意 AMD 官方新聞頁。